

THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of : Hisamitsu SUZUKI

Filed

: Concurrently herewith

For

: SHALLOW TRENCH ISOLATION STRUCTURE FOR

A BIPOLAR TRANSISTOR

Serial No.

: Concurrently herewith

October 18, 2000

Assistant Commissioner of Patents Washington, D.C. 20231

SUBMISSION OF PRIORITY DOCUMENT

S I R:

Attached herewith is Japanese patent application No.

11-294885 of October 18, 1999 whose priority has been claimed in

the present application.

spectfully submitted

Samson Helfgott Reg. No. 23,072

HELFGOTT & KARAS, P.C. 60th FLOOR EMPIRE STATE BUILDING NEW YORK, NY 10118 DOCKET NO.:NECN17.893 LHH:priority

Filed Via Express Mail

Rec. No.: EL522394780US

On: October 18, 2000

By: Lydia Gonzalez

Any fee due as a result of this paper, not covered by an enclosed check may be charged on Deposit Acct. No. 08-1634.

日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

JC693 U.S. PTO 09/691456

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年10月18日

出 額 番 号 Application Number: 平成11年特許顯第294885号

出 顧 人 Applicant (s):

日本電気株式会社

2000年 7月21日

特許庁長官 Commissioner, Patent Office 及川耕



特平11-294885

【書類名】 特許願

【整理番号】 74111943

【提出日】 平成11年10月18日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 H01L 21/76

【発明の名称】 半導体装置

【請求項の数】 5

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 鈴木 久満

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100096231

【弁理士】

【氏名又は名称】 稲垣 清

【電話番号】 03-5295-0851

【手数料の表示】

【予納台帳番号】 029388

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9303567

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 浅溝型素子分離構造によって素子分離されたバイポーラトランジスタをシリコン基板に備えた半導体装置において、

バイポーラトランジスタを素子分離する浅溝型素子分離構造が、バイポーラトランジスタのコレクタを構成するコレクタ・ウエルの領域を区画する第1の浅溝型素子分離溝と、第1の素子分離溝の外側に、順次、離隔して設けられた少なくとも1本の第2の浅溝型素子分離溝とを有し、

コレクタ・ウエルと反対の導電型の環状 p n 分離用ウエルが、第1の素子分離 構からその外側の第2の素子分離溝まで全間隔にわたり及び外側の第2の素子分 離溝から更に外側の第2の素子分離溝まで全間隔にわたり、ウエル・コレクタの 周囲を連続して、又は断続して取り囲んでシリコン基板に設けられていることを 特徴とする半導体装置。

【請求項2】 ベース電極及びコレクタ電極に形成されたシリサイド層と同じ構成のシリサイド層が p n 分離用ウエル上に形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】 BiCMOSとして構成されていることを特徴とする請求項 1又は2に記載の半導体装置。

【請求項4】 シリコン基板がp型基板であり、かつバイポーラトランジスタがNPNバイポーラトランジスタであることを特徴とする請求項1から3のうちのいずれか1項に記載の半導体装置。

【請求項5】 シリコン基板がp型基板であり、かつバイポーラトランジスタがコレクタ・ウエルとしてp型ウエルを有するPNPバイポーラトランジスタであって、

p型ウエルを取り囲むn型ウエルを

備え、pn分離用p型ウエルがn型ウエルを取り囲んでいることを特徴とする 請求項1から3のうちのいずれか1項に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、浅溝型素子分離構造によって素子分離されたバイポーラトランジスタをシリコン基板に備えた半導体装置に関し、更に詳細には、ディッシングしていない浅溝型素子分離構造を備えた半導体装置に関するものである。

[0002]

【従来の技術】

バイポーラトランジスタは、MOSFETに比べて、構造や製造方法がやや複雑であるものの、高速動作性、重負荷駆動能力及び低雑音性に優れたトランジスタであって、半導体装置の集積回路を構成する重要な一つの構成要素として多用されている。

例えば、バイポーラトランジスタとCMOSとを複合化したBiCMOSは、 バイポーラトランジスタの長所とCMOSの長所とを兼ね備えた優れた半導体装 置として広く利用されている。

[0003]

ここで、図10及び図11を参照して、素子分離構造としてLOCOS (熱酸化膜)を使った従来のバイポーラトランジスタを備える半導体装置の構成を説明する。図10はNPNバイポーラトランジスタの平面図、及び図11は図10の線I-Iでの断面図である。

半導体装置100は、図10及び図11に示すように、一つのp型シリコン基板102に設けられ、相互に同じ構成を有する2個のNPNバイポーラトランジスタ104A、Bで構成されていて、2個のNPNバイポーラトランジスタ104A、Bの各部位は、2個のコレクタ領域を中心にして相互に対称的に配置されている。尚、2個のNPNバイポーラトランジスタ102A、Bの同じ部位には同じ符号を付け、添字のA、Bでそれぞれ区別している。

[0004]

2個のNPNバイポーラトランジスタ104A、Bは、それぞれ、LOCOS 106によって区画されたシリコン基板102の素子形成領域に、コレクタを構成するn型ウエル107A、Bと、n型ウエル107A、Bの上部に形成された p 領域からなるベース領域108A、Bと、ベース領域108A、Bの上部に形成された n ⁺ 領域からなるエミッタ領域110A、Bと、エミッタ領域110A、Bの周りのベース領域108A、Bに設けられた、 p ⁺ 領域からなるベース電極引き出し領域112A、Bとを備えている。

また、n型ウエル107A、Bの上部には、LOCOS106によってベース 電極引き出し領域112A、Bから電気的に分離された、n⁺ 領域からなるコレ クタ電極引き出し領域114A、Bが形成されている。逆に言えば、ベース領域 108A、B、エミッタ領域110A、B、ベース電極引き出し領域112A、 Bは、LOCOS106によってコレクタ電極引き出し領域114A、Bから電 気的に分離されている。

[0005]

ベース電極引き出し領域112A、B、エミッタ領域110A、B及びコレクタ電極引き出し領域114A、Bには、それぞれ、ベース電極116A、B、エミッタ電極118A、B、及びコレクタ電極120A、Bが設けてある。

ベース電極116A、B及びコレクタ電極120A、Bは、それぞれ、CoSi₂、TiSi₂等のシリサイド層で形成され、エミッタ電極118A、Bは、ポリシリコン層118aとシリコン酸化膜118bの2層構造で形成され、2層構造の周りにシリコン酸化膜からなるサイドウォール118cが形成されている

[0006]

そして、コレクタ電極引き出し領域114A、Bを他の領域から分離するLOCOS106の部分を除いて、LOCOS106下には、n型ウエル107A、B同士をpn接合分離のためのp型ウエル122が、n型ウエル107A、Bをそれぞれ取り囲むように形成されている。

[0007]

ところで、半導体装置の微細化及び高集積化が進むとともに、半導体装置を構成するバイポーラトランジスタ、MOSFET等のトランジスタ素子の微細化が要求されている。そのためには、素子分離領域を微細化することも必要であって、従来のLOCOSではバーズビークの存在が無視できず、素子分離領域の微細

化に制約が生じていた。

そこで、従来のLOCOSによる素子分離に代えて素子分離溝によるSTI(shallow Trench Isolation、浅溝型素子分離)が注目を集めている。

[0008]

ここで、図12及び図13を参照して、STIによる素子分離法について説明する。図12(a)から(c)及び図13(d)から(f)は、それぞれ、STIにより素子分離する際の各工程の基板断面図である。

先ず、図12(a)に示すように、シリコン基板130上に薄い SiO_2 膜(図示せず)を形成した後、CVD法により Si_3N_4 膜132を成膜する。

次いで、フォトレジスト膜を Si_3N_4 膜132上に成膜し、パターニングして素子分離溝の開口パターンを有するエッチングマスク134を形成する。続いてエッチングマスク134を使って Si_3N_4 膜132をエッチングし、図12(b)に示すように、 Si_3N_4 膜からなるハードマスク136を形成する。薄い SiO_2 膜(図示せず)は、 Si_3N_4 膜132のストレスによりシリコン基板130の主面に欠陥が発生するのを防止するために成膜される。

続いて、ハードマスク136を使ったドライエッチング法によって、シリコン 基板130をエッチングして、図12(c)に示すように、溝138を形成する

[0009]

次いで、図13(d)に示すように、ハードマスク136上を含めて、シリコン基板130上に絶縁膜、例えば SiO_2 膜140を成膜し、溝138を埋め込む。また、TEOSを用いたCVD法により、TEOS-SiO $_2$ 膜を成膜しても良い。

続いて、図13 (e) に示すように、CMP法により、S iO_2 膜140を研磨し、S i_3 N $_4$ 膜132 からなるハードマスク136 を露出させる。S i_3 N $_4$ 膜は、CMP研磨速度がS iO_2 膜に比べて遅いので、研磨ストリッパとして機能する。

次いで、図13 (f) に示すように、ハードマスク136 の Si_3N_4 膜136 をエッチングして除去し、素子分離溝142 で分離された素子形成領域144

を形成する。

[0010]

【発明が解決しようとする課題】

ところで、近年、携帯電話等でアナログ信号回路/デジタル信号回路を混載した混載LSIが用いられている。一般に、アナログ信号回路を形成した領域では、デジタル信号回路を形成した領域に比べて、回路を構成するトランジスタ素子の構成数が少なく、かつトランジスタ素子が孤立し、分散して配置されている。そして、近年の微細LSIでは、素子分離領域にはSTIが用いられ、しかもSTIの形成には、研磨にCMPが、通常、使用されている。

[0011]

しかし、CMPの研磨レートは下地パターン密度に大きく依存している。つまり、CMPは、研磨対象でないシリコン基板の凸パターンの密度が高い領域では、研磨レートが低く、アナログ信号回路を形成した領域のように、凸パターンの密度が低い領域では、研磨レートが高いという研磨特性を有する。

そのために、CMP法を使って絶縁膜を研磨してSTIを形成する従来の浅溝型素子分離法では、シリコン基板の凸パターン密度が低い領域、例えば素子分離領域に、図14(a)に示すように、研磨による凹み(Dishing:ディッシング)が発生する。その結果、Si $_3$ N $_4$ 膜を除去した後には、図14(b)に示すように、凸パターン密度が低い領域、例えば素子分離領域が、他の領域、例えば素子形成領域に比べて一段低くなるという問題があった。

[0012]

そのために、前述した図11のNPNバイポーラトランジスタ104では、図15 (a) に示すように、シリサイド層をSi基板表面に形成するために、拡散層の表面上の酸化膜を完全に除去するので、この際に、凹んだSTI106の側縁で、 p^+ 領域からなるベース引き出し領域112の下のn型ウエル107が一部露出する。

その結果、ベース電極引き出し領域112上にCoSi₂等のシリサイドからなるベース電極116を形成した際、ディッシング量が大きくなればなるほど、ベース電極層116がn型ウエル107に短絡するため、製品歩留りが低下する

という問題を招いていた。

[0013]

また、MOSFETでは、図15(b)では、ゲート電極が凹んだSTIの側縁を跨がって形成された時には、側縁に寄生トランジスタが形成され、トランジスタ特性に好ましくない影響を与える。

[0014]

そこで、本発明の目的は、浅溝型素子分離構造により素子分離した半導体装置であって、ディッシングが素子分離領域に生じないような構成を備えた半導体装置を提供することである。

[0015]

【課題を解決するための手段】

本発明者は、CMPによる研磨では、研磨レートが下地パターンに依存していて、素子分離溝と素子分離溝との間に存在するシリコン基板の凸パターンの密度が低い素子分離領域でディッシングが生じることに注目し、素子分離領域で凸パターンの密度を高くする、換言すれば狭幅の素子分離溝を小さいピッチで多数本形成することを着想した。

[0016]

ところで、特開平10-173035号公報には、STIによる素子分離領域でディッシングが生じないようにするために、素子分離領域に延在する広幅のSTIに代えて、STIの幅が素子形成領域に設けるSTIとほぼ同じ幅の細い多数本のSTIを設け、STIの間をダミー拡散層にする試みが提案されている。

例えば、MOSFETの素子分離領域を、図16に示すように、狭幅の3本のSTIと、STI間のダミー拡散層とから構成することにより、STIが素子形成領域と同等の密度で素子分離領域に形成されているので、素子分離領域のSTIにはディッシングが生じないとしている。

[0017]

そこで、例えば前述の半導体装置100のLOCOS106に代えてSTIを 使用し、かつ前掲公報に記載の方法を適用する。

即ち、図17及び図18に示すように、コレクタ電極引き出し領域112A、

Bの間に介在するLOCOS106に代えて、相互に離隔した2本の狭幅のSTI130A、Bと、その間に形成されたダミー拡散層132と、ベース電極等としてシリサイド層を形成した際に同時ダミー拡散層上に形成されたシリサイド層134とから構成され、ダミー拡散層132がn型ウエル107A、Bをpn分離するp型ウエルとして機能する。

[0018]

しかし、図17に示すように、2本のSTI130A、Bの間に全面に形成されたシリサイド層134を介して、n型ウエル107A、Bとダミー拡散層132とが短絡する、或いはn型ウエル107Aとn型ウエル107Bとが短絡するという問題が生じる。

従って、ウエルとダミー拡散層との短絡、更にはウエル同士の短絡を防止するようにすることが重要である。

[0019]

そこで、本発明に係る半導体装置は、上記目的を達成するために、浅溝型素子 分離構造によって素子分離されたバイポーラトランジスタをシリコン基板に備え た半導体装置において、

バイポーラトランジスタを素子分離する浅溝型素子分離構造が、バイポーラトランジスタのコレクタを構成するコレクタ・ウエルの領域を区画する第1の浅溝型素子分離溝と、第1の素子分離溝の外側に、順次、離隔して設けられた少なくとも1本の第2の浅溝型素子分離溝とを有し、

コレクタ・ウエルと反対の導電型の環状 p n 分離用ウエルが、第1の素子分離 構からその外側の第2の素子分離溝まで全間隔にわたり及び外側の第2の素子分 離溝から更に外側の第2の素子分離溝まで全間隔にわたり、ウエル・コレクタの 周囲を連続して、又は断続して取り囲んでシリコン基板に設けられていることを 特徴としている。

[0020]

本発明で、一のバイポーラトランジスタの第1の浅溝型素子分離溝と、一のバイポーラトランジスタに隣合うバイポーラトランジスタ又は他のトランジスタ素子の第1の浅溝型素子分離溝との間の面積Sと、面積S内の環状pn分離用ウエ

ルの総面積Wとの比率、即ちW×100/Sを凸パターンの密度(%)とすると、凸パターンの密度は高い方が好ましく、例えば15%以上が好ましく、また、第2の浅溝型素子分離溝同士の間隔、即ちpn分離用ウエルの幅は狭い、例えば50μm以下の方が好ましい。

[0021]

本発明では、間隔を狭くした複数本の狭幅の第2の素子分離溝を素子分離領域 に設けることにより、素子分離溝を埋める絶縁膜を研磨する際のディッシングを 防止し、かつ素子分離溝と素子分離溝との間の全間隔にわたりpn分離用ウエル を形成することにより、ウエルの深さ方向の電気的分離を確実にしている。

[0022]

本発明の半導体装置は、浅溝型素子分離構造によって素子分離されたバイポーラトランジスタをシリコン基板に備えた半導体装置である限り構成に制約なく適用できるが、特に、作製上の便宜から、ベース電極及びコレクタ電極を形成したシリサイド層と同じ構成のシリサイド層が p n 分離用ウエル上に形成される半導体装置に好適に適用できる。

本発明では、素子分離溝から素子分離溝まで全間隔にわたりpn分離用ウエルが形成されているので、pn分離用ウエル上にシリサイド層を形成しても、従来の方法のようにウエル同士の間でシリサイド層を介した短絡が発生しないからである。

[0023]

例えば、本発明に係る半導体装置は、BiCMOSとして構成されていても良く、更には、シリコン基板がp型基板であり、かつバイポーラトランジスタがNPNバイポーラトランジスタであっても、また、シリコン基板がp型基板であり、かつバイポーラトランジスタがPNPバイポーラトランジスタであって、コレクタ・ウエルを構成するp型ウエルを取り囲むn型ウエルを備え、pn分離用のp型ウエルがn型ウエルを取り囲んでいるようにしても良い。

[0024]

【発明の実施の形態】

以下に、添付図面を参照し、実施例を挙げて本発明の実施の形態を具体的かつ

詳細に説明する。

実施形態例1

本実施形態例は、本発明に係る半導体装置の実施形態の一例であって、図1は本実施形態例の半導体装置の要部、即ちNPNバイポーラトランジスタの構成を示す平面図、図2は半導体装置の断面図である。

本実施形態例の半導体装置10は、BiCMOSトランジスタであって、図2に示すように、NPNバイポーラトランジスタ12と、nチャネルMOSFET14と、pチャネルMOSFET16とを同一のp型シリコン基板18に備えている。

本半導体装置10では、NPNバイポーラトランジスタ12と、nチャネルMOSFET14及びpチャネルMOSFET16のCMOSとを素子分離する浅 構型素子分離構造は、図1及び図2に示すように、2本の環状STI、即ちシリコン基板18に設けられた溝を絶縁膜、例えばシリコン酸化膜で埋めた共通の第 1の環状STI20a及び第2の環状STI20bによって構成されている。

換言すれば、NPNバイポーラトランジスタ12と、nチャネルMOSFET 14及びpチャネルMOSFET16のCMOSとは、それぞれ、共通の第1の環状STI20a及び第2の環状STI20bによって区画された素子形成領域内に形成されている。

[0025]

本実施形態例では、第1の環状STI20a及び第2の環状STI20bの幅は、トランジスタ素子のレイアウトに依存するが、好適には、0.1μmから10μm程度である。

[0026]

NPNバイポーラトランジスタ12を素子分離する浅溝型素子分離構造は、NPNバイポーラトランジスタ12のコレクタを構成するn型ウエル22(コレクタ・ウエル22)の領域を区画する第1のSTI20aとその外周の第2のSTI20bとで構成されている。

そして、第1の環状STI20aからその外側の第2の環状STI20bまでの全領域にわたるシリコン基板18には、pn接合分離の拡散層として機能する

環状p型ウエル21が、コレクタ・ウエル22の周囲を取り囲むように形成されている。

第1のSTI20aで区画された素子形成領域には、n型ウエル22(コレクタ・ウエル22)と、n型ウエル22の上部に形成されたp領域からなるベース領域24と、ベース領域24の上部に形成されたn⁺ 領域からなるエミッタ領域26と、エミッタ領域26の周りのベース領域24に設けられ、p⁺ 領域からなるベース電極引き出し領域28とが形成されている。

[0027]

また、n型ウエル22の上縁部には、n⁺ 領域からなるコレクタ電極引き出し 領域32が形成され、かつ第1のSTI20aの内側に延在する内側STI30 によってベース領域24、エミッタ領域26、ベース電極引き出し領域28から 電気的に分離されている。

[0028]

ベース電極引き出し領域28、エミッタ領域26及びコレクタ電極引き出し領域32には、それぞれ、ベース電極34、エミッタ電極36及びコレクタ電極3 8が設けられている。

ベース電極34及びコレクタ電極38は、それぞれ、CoSi₂、TiSi₂等のシリサイド層で形成されている。エミッタ電極36は、ポリシリコン層36aとシリコン酸化膜36bの2層構造で形成され、2層構造の周りにシリコン酸化膜からなるサイドウォール36cを備えている。

また、第1のSTI20aと第2のSTI20bとの間のp型ウエル21の上面には、ベース電極34及びコレクタ電極38と同じシリサイド層39が、ダミーとして全面に形成されている。

尚、図示していないが、p型ウエル21の上面にp⁺ 領域が形成され、その上にシリサイド層39が形成された構成となっていても良い。

[0029]

nチャネルMOSFET14及びpチャネルMOSFET16は、第1のST I20a及び第2のSTI20bによってNPNバイポーラトランジスタ12か ら素子分離された素子形成領域内に形成された既知の構成のLDD型MOSFE Tである。

[0030]

nチャネルMOSFET14は、p型ウエル40上にゲート酸化膜42を介して設けられたゲート電極44と、p型ウエル40の上部のゲート電極44の両脇に設けられたn⁺ 領域のソース/ドレイン領域46とを有する。

ゲート電極44は、ポリシリコン層44aと、ポリシリコン層44a上に形成されたシリサイド層44bとの2層構造として形成され、2層構造の周りにサイドウォール44cを備えている。

また、ソース/ドレイン領域46上には、シリサイド層からなるソース/ドレイン電極47が形成されている。

[0031]

pチャネルMOSFET16は、nチャネルMOSFET14とは内側STI30によって分離され、n型ウエル48上にゲート酸化膜42を介して設けられたゲート電極50と、n型ウエル48の上部のゲート電極50の両脇に設けられたp⁺ 領域のソース/ドレイン領域52とを有する。

ゲート電極50は、ポリシリコン層50aと、ポリシリコン層50a上に形成されたシリサイド層50bとの2層構造として形成され、2層構造の周りにサイドウォール50cを備えている。

また、ソース/ドレイン領域52上には、シリサイド層からなるソース/ドレイン電極53が形成されている。

[0032]

次に、図3及び図4を参照して、半導体装置10の作製方法を説明する。図3 (a)から(c)及び図4(d)から(f)は、それぞれ、半導体装置10を作 製する際の工程毎の断面図である。

先ず、p型シリコン基板18に第1のSTI20a及び第2のSTI20b並びに内側STI30を形成し、次いでシリコン基板18にイオン注入して、図3(a)に示すように、第1のSTI20aと第2のSTI20bとの間のシリコン基板18にp型ウエル21を、nチャネルMOSFET14の素子形成領域にp型ウエル40を、及びpチャネルMOSFET16の素子形成領域にn型ウエ

ル48を形成する。

イオン注入に当たっては、既知の高エネルギー注入法を用いて、n型不純物としてリン (P) を使ったときには、400~800 Ke Vの注入エネルギーで、 $1\times10^{13}~1\times10^{14}$ c m^{-2} のドーズ量を注入する。また、p型不純物としてボロンを使ったときには、150~400 Ke Vの注入エネルギーで、 $1\times10^{13}~1\times10^{14}$ c m^{-2} のドーズ量を注入する。

[0033]

次に、図3(b)に示すように、シリコン基板18上に、膜厚2~4nmのゲート酸化膜42、及び膜厚10~25nmのポリシリコン層56を形成する。ポリシリコンに代えて、例えば、アモルファスシリコン、又は、リン、ヒ素、もしくはボロンを含んだアモルファスシリコン等を使うこともできる。

[0034]

次に、図3(c)に示すように、ポリシリコン層56をパターニングして、ゲート電極44及び50を形成し、次いで基板面にイオン注入してn型拡散層領域46a及びp型拡散層領域56aをゲート電極44、50に対して自己整合的に形成する。

更に、 $400\sim1000\,\mathrm{Ke}\,\mathrm{V}$ の注入エネルギーで $1\times10^{13}\sim1\times10^{14}\,\mathrm{c}$ m^{-2} のドーズ量のリン (P) をイオン注入して、NPNバイポーラトランジスタ 12の形成領域に n 型ウエル領域22を形成し、続いて、数百 ~4 Ke Vの注入エネルギーで、 $1\times10^{13}\sim5\times10^{14}\,\mathrm{cm}^{-2}$ のドーズ量のボロン (B)、又は $1\sim15\,\mathrm{Ke}\,\mathrm{V}$ の注入エネルギーで $1\times10^{13}\sim5\times10^{14}\,\mathrm{cm}^{-2}$ のドーズ量の BF。をイオン注入して、真性ベース領域24をそれぞれ形成する。

[0035]

次に、図4 (d)に示すように、基板全面に膜厚20~80nmの第1のLD D酸化膜58を成膜し、次いでエミッタ開口のための窓60を開口する。続いて 膜厚150~300nmのポリシリコン層を成膜し、更にポリシリコン層上に膜 厚100~200nmのシリコン酸化膜を成長し、フォトリソグラフィー技術に よってパターニングして、ポリシリコン層36a及びシリコン酸化膜36bから なるエミッタ電極36を形成する。尚、ポリシリコン層に代えて、例えば、アモ ルファスシリコン、及び、リン、ヒ素を含んだアモルファスシリコン等を成膜しても良い。

[0036]

次に、基板全面に膜厚40~100nmの第2のLDD酸化膜(図示せず)を成膜し、既知の異方性エッチングに行って、図4(e)に示すように、ゲート電極44、50の側壁に第1のLDD酸化膜58と第2のLDD酸化膜からなるサイドウォール44c、50cを形成し、エミッタ電極36の側壁に第2のLDD酸化膜からなるサイドウォール36cを形成する。

次いで、基板面に順次イオン注入して、図4 (e)に示すように、高濃度 n型拡散層領域46、高濃度 p型拡散層領域52、及び高濃度 p型拡散層領域28サイドウォール44c、50c、36cに対し自己整合的に形成する。また、高濃度 n型拡散層領域32を形成する。続いて、RTAを施して、エミッタ電極36のポリシリコン層36aに含まれた不純物を拡散することによりポリシリコン層36a下に高濃度 n型拡散層領域26を形成する。

[0037]

次に、基板全面に膜厚5~20nmのコバルトをスパッタした後、基板面のシリコン層とコバルトとを反応させてコバルトシリサイド(CoSi₂)層を形成する。これにより、図4(f)に示すように、nチャネルMOSFET14のソース/ドレイン領域46及びゲート電極44、pチャネルMOSFET16のソース/ドレイン領域52及びゲート電極50、並びにNPNバイポーラトランジスタ12のベース電極引き出し領域28及びコレクタ電極引き出し領域32に、それぞれ、コバルトシリサイドからなる電極47、44a、53、50a、34、及び38を形成する。

[0038]

本実施形態例では、狭幅の第1のSTI20a及び第2のSTI20bとが狭い間隔で形成されているので、第1のSTI20a及び第2のSTI20bを埋めた絶縁体をCPMする際に、従来のように、ディッシングが生じない。

[0039]

実施形態例 2

本実施形態例は、本発明に係る半導体装置の実施形態の別の例であって、図5 は本実施形態例の半導体装置の平面図、及び図6は半導体装置の断面図である。 図5及び図6中、図1及び図2と同じ部位には同じ符号を付して、その説明を省 略する。

本実施形態例の半導体装置70は、各部位を相互に対称的に配置した、同じ構成の2個のNPNバイポーラトランジスタ72A、Bで構成されている。

2個のNPNバイポーラトランジスタ72A、Bは、それぞれ、図5及び図6に示すように、実施形態例1の半導体装置10のNPNバイポーラトランジスタ12と同じ構成を備え、かつ実施形態例1の半導体装置10の浅溝型素子分離構造と同じ構成の第1のSTI20a及び第2のSTI20bと、それらの間に設けられたpn分離用のp型ウエル21で素子分離されている。尚、それぞれの部位にはA、Bを付けて区別している。

[0040]

実施形態例3

本実施形態例は、本発明に係る半導体装置の実施形態の更に別の例であって、 図7は本実施形態例の半導体装置の平面図、及び図8は半導体装置の断面図であ る。

本実施形態例の半導体装置 7 4 は、PNPバイポーラトランジスタを要部として備える半導体装置であって、図7及び図8に示すように、浅溝型素子分離構造を構成する共通の2本の第1の環状STI76a及び第2の環状STI76bによって区画された素子形成領域内のP型シリコン基板77にPNPバイポーラトランジスタ78を備える。

[0041]

PNPバイポーラトランジスタ78を素子分離する浅溝型素子分離構造は、コレクタを構成するp型ウエル80(コレクタ・ウエル80)を取り囲むn型ウエル82の領域を区画する第1のSTI76aとその外側の第2のSTI76bとで構成されている。

そして、第1のSTI76aと第2のSTI76bとの間の全領域にわたり、 pn接合分離の拡散層として機能する環状p型ウエル79が、n型ウエル82の 周囲を取り囲むようにシリコン基板77に形成されている。

第1のSTI76aで区画された素子形成領域のn型ウエル82内には、p型ウエル80(コレクタ・ウエル80)と、p型ウエル80の上部に形成されたn領域からなるベース領域84と、ベース領域84の上部に形成されたp⁺ 領域からなるエミッタ領域86と、エミッタ領域86の周りのベース領域84に設けられ、n⁺ 領域からなるベース電極引き出し領域88とが形成されている。

[0042]

p型ウエル82の上縁部には、p⁺ 領域からなるコレクタ電極引き出し領域9 0が成され、かつ、第1のSTI76aの内側に延在する第1内側STI91に よってベース領域84、エミッタ領域86、ベース電極引き出し領域90から電 気的に分離されている。

また、p型ウエル80の領域は、第1のSTI76aの内側に延在する第2内側STI92によってn型ウエル82の領域から区画されている。

[0043]

ベース電極引き出し領域88、エミッタ領域86及びコレクタ電極引き出し領域90には、それぞれ、ベース電極93、エミッタ電極94及びコレクタ電極9 5が設けられている。

ベース電極93及びコレクタ電極95は、それぞれ、CoSi₂、TiSi₂等のシリサイド層で形成されている。エミッタ電極94は、ポリシリコン層94aとシリコン酸化膜94bの2層構造で形成され、2層構造の周りにシリコン酸化膜からなるサイドウォール94cを備えている。

また、第1のSTI76aと第2のSTI76bとの間のp型ウエル79の上面及び第2内側STI92と第1のSTI76aとの間のn型ウエル82の上面には、ベース電極93及びコレクタ電極95と同じシリサイド層96が、ダミーとして全面に形成されている。

[0044]

実施形態例4

本実施形態例は、本発明に係る半導体装置の実施形態の更に別の例であって、 図9は本実施形態例の半導体装置の平面図である。 本実施形態例の半導体装置 9 7 は、実施形態例 1 の半導体装置 1 0 の N P N バイポーラトランジスタ 1 2 を素子分離する浅溝型素子分離構造の構成を除いて、 実施形態例 1 の半導体装置 1 0 の N P N バイポーラトランジスタ 1 2 と同じ構成 を備えている。

本実施形態例の半導体装置 9 7 の浅溝型素子分離構造は、図 9 に示すように、N P N バイポーラトランジスタ 1 2 のコレクタを構成する n 型ウエル 2 2 (コレクタ・ウエル 2 2) の領域を区画する第 1 の S T I 9 8 a と、その外側の第 2 の S T I 9 8 b と、更に外側の第 3 の S T I 9 8 c とで構成されている。

[0045]

そして、第1のSTI98aと第2のSTI98bとの間の領域のシリコン基板18、及び第2のSTI98bと第3のSTI98cとの間の領域のシリコン基板18には、それぞれ、pn接合分離の拡散層として機能する断続的な第1の環状p型ウエル99a及び第2の環状p型ウエル99bがコレクタ・ウエル22の周囲を取り囲むように形成されている。

但し、第1の環状 p 型ウエル99aの断続部は、半導体装置97のエミッタ電極36を中心にして放射状に見たとき、第2の環状 p 型ウエル99bの断続部と重ならないようになっている。

[0046]

【発明の効果】

本発明によれば、特定した第1の浅溝の素子分離溝及び第1の素子分離溝の外側に設けられた浅溝型素子分離溝と、第1の素子分離溝から外側の素子分離溝まで全間隔にわたり、ウエル・コレクタの周囲を連続して、又は断続して取り囲んでシリコン基板に設けられている、コレクタ・ウエルと反対の導電型のpn分離用ウエルとで、バイポーラトランジスタを素子分離する浅溝型素子分離構造を構成することにより、素子分離領域のディッシングを防止し、かつバイポーラトランジスタのコレクタ・ウエルの深さ方向の電気的分離を確実にしている。

【図面の簡単な説明】

【図1】

実施形態例1の半導体装置の要部、即ちNPNバイポーラトランジスタの構成

を示す平面図である。

【図2】

実施形態例1の半導体装置の断面図である。

【図3】

図3 (a)から(c)は、それぞれ、実施形態例1の半導体装置を作製する際の工程毎の断面図である。

【図4】

図4 (d) から(f) は、それぞれ、図3 (c) に続いて、実施形態例1の半 導体装置を作製する際の工程毎の断面図である。

【図5】

実施形態例2の半導体装置の平面図である。

【図6】

実施形態例2の半導体装置の断面図である。

【図7】

実施形態例3の半導体装置の平面図である。

【図8】

実施形態例3の半導体装置の断面図である。

【図9】

実施形態例4の半導体装置の平面図である。

【図10】

NPNバイポーラトランジスタの平面図である。

【図11】

図10の線I-Iでの断面図である。

【図12】

図12(a)から(c)は、それぞれ、STIにより素子分離する際の各工程の基板断面図である。

【図13】

図13 (d) から (f) は、それぞれ、図12 (c) に続いて、STIにより素子分離する際の各工程の基板断面図である。

【図14】

図14(a)及び(b)は、それぞれ、CMPによりディッシングが生じる様子を説明する図である。

【図15】

図15(a)及び(b)は、それぞれ、従来の浅溝型素子分離により生じる問題を説明する図である。

【図16】

図15(a)及び(b)は、それぞれ、従来技術を改良した浅溝型素子分離構造を適用した半導体装置の平面図及び断面図である。

【図17】

従来技術を改良した浅溝型素子分離構造を適用した半導体装置で生じる問題を 説明する平面図である。

【図18】

従来技術を改良した浅溝型素子分離構造を適用した半導体装置で生じる問題を 説明する断面図である。

【符号の説明】

- 10 実施形態例1の半導体装置
- 12 NPNバイポーラトランジスタ
- 14 nチャネルMOSFET
- 16 pチャネルMOSFET
- 18 p型シリコン基板
- 20a 第1の環状STI
- 20b 第2の環状STI
- 21 環状pn分離用ウエル
- 22 n型ウエル (コレクタ・ウエル)
- 24 ベース領域
- 26 エミッタ領域
- 28 ベース電極引き出し領域
- 30 内側STI

- 32 コレクタ電極引き出し領域
- 34 ベース電極
- 36 エミッタ電極
- 36a ポリシリコン層
- 36b シリコン酸化膜
- 36c サイドウォール
- 38 コレクタ電極
- 39 シリサイド層
- 40 p型ウエル
- 42 ゲート酸化膜
- 44 ゲート電極
- 44a ポリシリコン層
- 44b シリサイド層
- 44c サイドウォール
- 46 ソース/ドレイン領域
- 47 ソース/ドレイン電極
- 48 n型ウエル
- 50 ゲート電極
- 50a ポリシリコン層
- 50b シリサイド層
- 50c サイドウォール
- 52 ソース/ドレイン領域
- 53 ソース/ドレイン電極
- 56 ポリシリコン層
- 58 第1のLDD酸化膜
- 60 窓
- 70 実施形態例2の半導体装置
- 72A、B NPNバイポーラトランジスタ
- 74 実施形態例3の半導体装置

19

- 76a 第1の環状STI
- 76 b 第2の環状STI
- 77 p型シリコン基板
- 78 PNPバイポーラトランジスタ
- 80 p型ウエル (コレクタ・ウエル)
- 82 n型ウエル
- 84 ベース領域
- 86 エミッタ領域
- 88 ベース電極引き出し領域
- 90 コレクタ電極引き出し領域
- 91 第1内側STI
- 92 第2内側STI
- 93 ベース電極
- 94 エミッタ電極
- 94a ポリシリコン層
- 94b シリコン酸化膜
- 94 c サイドウォール
- 95 コレクタ電極
- 96 シリサイド層
- 97 実施形態例4の半導体装置
- 98a 第1のSTI
- 98b 第2のSTI
- 98c 第3のSTI
- 99a 第1の環状p型ウエル
- 99b 第2の環状p型ウエル
- 100 半導体装置
- 102 p型シリコン基板
- 104A、B NPNバイポーラトランジスタ
- 106 LOCOS


特平11-294885


- 107 n型ウエル
- 108 ベース領域
- 110 エミッタ領域
- 112 ベース電極引き出し領域
- 114 コレクタ領域
- 116 ベース電極
- 118 エミッタ電極
- 118a ポリシリコン層
- 118b シリコン酸化膜
- 118c サイドウォール
- 120 コレクタ電極
- 122 p型ウエル
- 130 狭幅のSTI1
- 132 ダミー拡散層
- 134 シリサイド層

【書類名】


図面


【図1】






【図3】







【図4】




(e)




(f)




【図5】




【図6】




【図7】




[図8]




【図9】




【図10】





【図11】



【図12】









(c)

【図13】


(d)



(e)




(f)




【図14】

(a)




(b)




【図15】











【図16】







(b)



【図17】



【図18】



【書類名】

要約書

【要約】

【課題】 浅溝型素子分離構造により素子分離した半導体装置にあって、ディッシングが素子分離領域に生じないような構成を備えた半導体装置を提供する。

【解決手段】 本半導体装置10は、浅溝型素子分離構造によって素子分離されたバイポーラトランジスタ12をシリコン基板18に備えた半導体装置である。バイポーラトランジスタを素子分離する浅溝型素子分離構造が、バイポーラトランジスタのコレクタを構成するコレクタ・ウエル22の領域を区画する第1の浅溝の素子分離溝20aと、第1の素子分離溝の外側に離隔して設けられた第2の浅溝の素子分離溝20bとを有する。コレクタ・ウエルと反対の導電型のpn分離用ウエル21が、第1の素子分離溝から第2の素子分離溝まで全間隔にわたり、ウエル・コレクタの周囲を連続して取り囲むようにシリコン基板に設けられている。

【選択図】

図 2

特平11-294885

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 19

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社